

ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES

A UNIDADE DE CONTROLE E A INTERPRETAÇÃO DE INSTRUÇÕES

Prof. Dr. Daniel Caetano


2011 - 2

Lembretes

- Compreender a função da unidade de controle
- Apresentar o ciclo de instrução
- Compreender o funcionamento do PipeLine
- Compreender os aspectos básicos da microprogramação
- **Lembretes**
 - Lista 2 Online!



Material de Estudo



Material

Acesso ao Material

Notas de Aula

<http://www.caetano.eng.br/aulas/aoc/>
(Aula 11)

Apresentação

<http://www.caetano.eng.br/aulas/aoc/>
(Aula 11)

Material Didático

Introdução à Organização de Computadores, páginas
153 a 203

Biblioteca Virtual

Arquitetura e Organização de Computadores, páginas
287 a 426



INTRODUÇÃO

Introdução

- ULA: Faz os Cálculos
- UC:
 - Controla a execução do programa (ordem de leitura das instruções)
 - Traz dados da memória e dispositivos para os registradores
 - Comanda a ULA
- Como isso tudo ocorre?



A UNIDADE DE CONTROLE

Responsabilidades da UC

- Analogia: Pessoa (UC) usando Calculadora (ULA)
- Responsabilidades
 - Controlar a execução de instruções na ordem certa
 - Leitura da memória principal e E/S
 - Escrita na memória principal e E/S
 - Controlar os ciclos de interrupção

Rotina de Operação da UC

- a) Busca de Instrução
- b) Interpretação da Instrução
- c) Busca dados (se necessário)
- d) Processa dados (se necessário) – **ULA**
- e) Escrita de dados (se necessário)
- f) Avaliação de Interrupções
- g) Execução de Interrupção (se necessário)
- h) Volta para (a)

Registradores Especiais da UC

- ULA: Acumulador e Flags
- UC?
 - Onde está a próxima instrução?
 - **PC** (Program Counter ou Contador de Programa)
 - Qual instrução está sendo processada?
 - **IR** (Instruction Register ou Registrador de Instrução)
 - Qual endereço sendo lido?
 - **MAR** (Memory Address Register ou Registrador de Endereço de Memória)
 - Qual é o dado sendo lido?
 - **MBR** (Memory Buffer Register ou Registrador de Buffer de Memória)
- MAR e MBR são ligados aos barramentos


Outros Registradores

- Registradores de Propósito Geral
 - B, C, D, E... (EBC, ECX, EDX...)
- Registradores de Pilha
 - Armazenamento de Dados (LIFO)
 - **SP** ou **BP** (Stack/Base Pointer: aponta para o topo da pilha)
- Registradores de Índices
 - **IX**, **SI**, **DI** (Index, Source Index, Destination Index)
- Registradores de Segmento (MMU)
 - **CS** (Code Segment ou Segmento de Código)
 - **DS** (Data Segment / Segmento de Dados)
 - **SS** (Stack Segment ou Segmento da Pilha)



CICLO DE INSTRUÇÃO

Diagrama do Ciclo de Instrução





A PIPELINE

Pipeline

- Conceito de Linha de Produção
 - Quebrar tarefa complexa em tarefas menores
 - Ex.: Fazer carro
 - Fazer roda
 - Fazer motor
 - Fazer lataria
 - ...
- Por que aplicar isso para CPU?
 - Quando a memória é acessada, a ULA fica ociosa
 - Duas etapas: **busca (UC)** e **execução (ULA)**

Partes da CPU em Funcionamento

- Simplificadamente... sem pipeline

Tempo	Busca(UC)	Execução(ULA)
0	I1	-
1	-	I1
2	I2	-
3	-	I2
4	I3	-
5	-	I3

- E assim por diante...

Partes da CPU em Funcionamento

- Sim **2 ciclos por instrução!**

Tempo	Busca(UC)	Execução(ULA)
0	I1	-
1	-	I1
2	I2	-
3	-	I2
4	I3	-
5	-	I3

- E assim por diante...

Partes da CPU em Funcionamento

- Simplificadamente... **COM** pipeline

Tempo	Busca(UC)	Execução(ULA)
0	I1	-
1	I2	I1
2	I3	I2
3	I4	I3
4	I5	I4
5	I6	I5

- E assim por diante...

Partes da CPU em Funcionamento

- Sim **1 ciclo por instrução!**

Tempo	Busca(UC)	Execução(ULA)
0	I1	-
1	I2	I1
2	I3	I2
3	I4	I3
4	I5	I4
5	I6	I5

- E assim por diante...

Partes da CPU em Funcionamento

- Comparando lado a lado...

Sequência no Tempo	SEM pipeline		COM pipeline	
	Busca	Execução	Busca	Execução
0	I1	-	I1	-
1	-	I1	I2	I1
2	I2	-	I3	I2
3	-	I2	I4	I3
4	I3	-	I5	I4

- Maior eficiência: + instruções, - tempo

Pipeline de Múltiplos Níveis

- Quebrar processamento em 6 etapas
 - **BI**: Busca de Instruções
 - **DI**: Decodificação de Instruções
 - **CO**: Cálculo de Operandos
 - **BO**: Busca de Operandos
 - **EI**: Execução da Instrução
 - **EO**: Escrita de Operando
- Cada etapa dura 0,33 comparado com as anteriores
- Como é o processamento com tudo isso?

Pipeline de Múltiplos Níveis

- Sem pipeline

Tempo	BI	DI	CO	BO	EI	EO
0,00	I1	-	-	-	-	-
0,33	-	I1	-	-	-	-
0,66	-	-	I1	-	-	-
1,00	-	-	-	I1	-	-
1,33	-	-	-	-	I1	-
1,66	-	-	-	-	-	I1
2,00	I2	-	-	-	-	-

Pipeline de Múltiplos Níveis

- Sen **2 ciclos por instrução!**

Tempo	BI	DI	CO	BO	EI	EO
0,00	I1	-	-	-	-	-
0,33	-	I1	-	-	-	-
0,66	-	-	I1	-	-	-
1,00	-	-	-	I1	-	-
1,33	-	-	-	-	I1	-
1,66	-	-	-	-	-	I1
2,00	I2	-	-	-	-	-

Pipeline de Múltiplos Níveis

- **Com pipeline**

Tempo	BI	DI	CO	BO	EI	EO
0,00	I1	-	-	-	-	-
0,33	I2	I1	-	-	-	-
0,66	I3	I2	I1	-	-	-
1,00	I4	I3	I2	I1	-	-
1,33	I5	I4	I3	I2	I1	-
1,66	I6	I5	I4	I3	I2	I1
2,00	I7	I6	I5	I4	I3	I2

Pipeline de Múltiplos Níveis

- **0,33 ciclos por instrução!**

Tempo	SI	DI	CO	EC	FI	FO
0,00						
0,33	I2	I1	-	-	-	-
0,66	I3	I2	I1	-	-	-
1,00	I4	I3	I2	I1	-	-
1,33	I5	I4	I3	I2	I1	-
1,66	I6	I5	I4	I3	I2	I1
2,00	I7	I6	I5	I4	I3	I2

3 instruções por ciclo!

Pipeline de Múltiplos Níveis

- Isso nem sempre é perfeito...
 - E se o resultado de I2 depende de I1?

- I1 - LD A, 10 ; A = 10
- I2 - ADD A, 20 ; A = A + 20
- I3 - LD B, A ; B = A

- Qual o valor de B no final?
- Qual o valor de B se I1 e I2 forem invertidos?

Pipeline de Múltiplos Níveis

- Se I2 depende de I1, I2 tem que esperar I1

Tempo	BI	DI	CO	BO	EI	EO
0,00	I1	-	-	-	-	-
0,33	I2	I1	-	-	-	-
0,66	I3	I2	I1	-	-	-
1,00	I4	I3	I2	I1	-	-
1,33	I5	I4	I3	I2	I1	-
1,66	I5	I4	I3	I2	-	I1
2,00	I6	I5	I4	I3	I2	-

Pipeline de Múltiplos Níveis

- Se

Tempo

0,00

0,33

0,66

1,00

1,33

1,66

2,00

Quanto mais níveis de pipeline, maior a chance de ocorrer esse tipo de dependência e espera!

I1

	15	14	13	12	11	-
	15	14	13	12	-	11
	16	15	14	13	12	-

Pipeline de Múltiplos Níveis

- Intel chegou a usar cerca de 20 níveis de pipeline
- Problemas
 - O processador passa a **aquecer demais!**
 - Pipeline depende da previsão de sequencia de instruções (um **if** pode estragar tudo!)
 - A partir de um certo nível número de níveis, a probabilidade de “**um if estragar tudo**” é alta
- Pentium 4 abandonado...
- voltaram ao Pentium M (P3)... PD, c2 e i3/5/7



MICROPROGRAMAÇÃO

Microprogramas

- Cada estágio de instrução parece simples
 - Busca de Instrução
 - Decodificação de Instrução
 - ...
- Mas será que isso é fácil de implementar usando circuitos lógicos?
- Não, é muito difícil!
- Para solucionar esse problema...
 - **IBM criou a microprogramação**
 - Série 360 (década de 1960)


Microprogramas

- IBM percebeu o seguinte...
- Busca de instrução pode ser descrita como
 1. Configurar MAR com valor do PC
 2. Configurar bar. de controle para leitura de memória
 3. Aguardar intervalo para resposta da RAM
 4. Ler o valor do MBR para o IR
 5. Remover sinais do MAR e barramento de controle
- Isso parece um pequeno programa, não?
- Tarefas simples com circuitos lógicos


Microprogramas

- Assim, cada etapa de uma instrução passou a ser escrita como um pequeno programa, residente no processador: o **firmware**
- A execução de uma instrução do processador é resultado, na verdade, da execução de diversas instruções de microprograma


Microprogramas




Microprogramas



Microprogramas



Microprogramas





CONCLUSÕES

Resumo

- UC tem função burocrática, mas importante!
- Coordena a sequência do programa e Coordena a transferência de dados de e para a memória ou dispositivos de E/S
- O Pipeline é uma forma de potencialmente acelerar a execução das instruções, mas ele traz alguns problemas!
- A microprogramação é uma forma de simplificar o desenvolvimento e implementação de CPUs
- **TAREFA**
 - Lista de Exercícios 2!

Próxima Aula



- Isso explica as CPUs monoprocessadas...
- Mas como funciona o processamento paralelo?
 - Como funciona meu Core i5?



PERGUNTAS?



**BOM DESCANSO
A TODOS!**